UltraSPARC T2
![本页使用了标题或全文手工转换](http://upload.wikimedia.org/wikipedia/commons/thumb/c/cd/Zh_conversion_icon_m.svg/35px-Zh_conversion_icon_m.svg.png)
产品化 | 2007 |
---|---|
设计团队 | 昇阳电脑 |
生产商 | |
指令集架构 | SPARC V9 |
核心数量 | 4, 6, 8 |
CPU主频范围 | 1.2 GHz 至 1.6 GHz |
核心代号 |
|
上代产品 | UltraSPARC T1 |
继任产品 | SPARC T3 |
UltraSPARC T2(研发代号:Niagara II)是昇阳电脑所研发的微处理器,是一颗多核心(执行核)、多线程(多执行绪)的CPU,采用开放架构。UltraSPARC T2的前一款处理器为UltraSPARC T1。
UltraSPARC T2衍生自UltraSPARC系列微处理器,这颗处理器内可以有8个CPU核心,且每个核心最多可同时执掌、处理8个执行绪,如此UltraSPARC T2处理器在最理想状态下可同时执行64个执行绪,而且,每个核心也有自属的浮点运算单元(FPU)。同时加密、解密相关的执行处理单元也将由单核提升成多核。T2将使用65奈米制程,而且L2快取记忆体增到4MB.
2006年4月12日,昇阳电脑宣布完整的UltraSPARC T2处理器已经进行试产(tape-out),且功率用电方面的特性表现将与现有UltraSPARC T1相同,在效能方面,倘若执行已依据UltraSPARC T1架构而重新编译、转化的软体,则UltraSPARC T2的执行效率将会是UltraSPARC T1的两倍;在浮点运算能力方面,UltraSPARC T2每个核心均有一个浮点运算单元(FPU),相比UltraSPARC T1八个核心共享一个浮点运算单元,其性能提升将是根本性的。
2006年5月26日,UltraSPARC T2处理器进入整机性(指将处理器装入伺服器内)的系统测试,比原订的8月底、9月底进行测试提前三个月,并预计在2007年能正式推出使用UltraSPARC T2处理器的伺服器。此外也已经得知UltraSPARC T2将内建二个10Gbps的乙太网路界面(简称:10GbE)。
2007年12月11日,Sun公司通过OpenSPARC计划将UltraSPARC T2处理器以GPL开源协议发布[1]。
操作系统支持
[编辑]参考文献
[编辑]外部链接
[编辑]
|